目前，5nm作为更先进的制程工艺，由于产能有限只有少数厂商的解决方案可以享受到其性能，其中分别有 Kirin 9000 5G SoC、苹果A14 SoC和苹果M1 SoC。最近Marvell推出的112G SerDes连接芯片也采用了5nm制程工艺。

Marvell刚刚发布了基于DSP的112G SerDes解决方案，据了解，此前产品支持高达56G的连接，但是，最新IP已经支持将它翻倍，尽管112G SerDes不是款提供112G连接的方案，不过却是采用5nm制程的。

现代网络基础架构非常依赖高速SerDes连接，并且能够以各种速率和不同协议下完成以太网、光纤、存储的连接。

Marvell表示，112G SerDes可显著降低每比特位传输的能耗，较基于台积电7nm 工艺(N7)的产品降低了25%，并且具有严格的功率 / 热约束、以及大于40dB 的插入损耗。

通常数据支持基于一系列0或1操作位的NRZ调制，但Marvell启用了2比特位的操作(00、01、10 或 11)，又称PAM4脉冲幅度调制。这样可让带宽实现翻倍，但需要一些额外的电路。

现在，Marell已同多个市场的ASIC定制客户进行了部署112G SerDes解决方案的接洽，此外，该公司还支持一整套基于5nm的解决方案，如交换机、DPU、定制处理器、控制器等。